ผู้ผลิตโปรเซสเซอร์ไม่เคยหยุดการวิจัยและพัฒนาพื้นฐานและประยุกต์ ดังนั้นตอนนี้ Taiwan Semiconductor Manufacturing Co. (TSMC) ได้กำหนดเส้นเวลาสำหรับกระบวนการผลิต N2 (2nm class) เพื่อเข้าสู่การผลิตหลายวอลุ่ม (HVM) ในปี 2025 ถึงเวลาที่บริษัทจะต้องคิดถึงกระบวนการต่อไป หากเชื่อข่าวลือใหม่ TSMC กำลังจะประกาศเทคโนโลยีระดับ 1,4nm อย่างเป็นทางการในเดือนมิถุนายน
ดังนั้น TSMC วางแผนที่จะโอนทีมที่พัฒนาโหนด N3 (คลาส 3nm) ไปยังการพัฒนากระบวนการผลิตระดับ 1,4nm ในเดือนมิถุนายน ตามรายงานของ Business Korea ตามกฎทั่วไป โรงหล่อและผู้ผลิตชิปไม่เคยประกาศเหตุการณ์สำคัญอย่างเป็นทางการ ดังนั้นเราจึงไม่น่าจะเห็นข่าวประชาสัมพันธ์จาก TSMC ว่าการพัฒนาได้เริ่มขึ้นบนชิป 1,4 นาโนเมตรแล้ว ในขณะเดียวกัน TSMC มีกำหนดจะจัดการประชุมสัมมนาด้านเทคโนโลยีในช่วงกลางเดือนมิถุนายน และที่นั่นบริษัทอาจเปิดเผยรายละเอียดโดยย่อเกี่ยวกับโหนดที่จะมาแทนที่กระบวนการผลิต N2
กระบวนการออกแบบเทคโนโลยีมาตรฐานประกอบด้วยขั้นตอนในการหาวิธี การวิจัยและพัฒนา การค้นหาเส้นทางเกี่ยวข้องกับสิ่งต่างๆ เช่น การวิจัยพื้นฐานเกี่ยวกับวัสดุและฟิสิกส์ และในหลายกรณี การค้นหาเส้นทางจะเกี่ยวข้องกับชิปหลายตัวพร้อมกัน สำหรับตอนนี้ การค้นหาเส้นทางขนาด 2 นาโนเมตรของ TSMC อาจจบลงแล้ว ดังนั้นกลุ่มที่เกี่ยวข้องซึ่งเชี่ยวชาญด้านฟิสิกส์และเคมีพื้นฐานจึงกำลังดำเนินการพัฒนาต่อจาก 2 นาโนเมตร ซึ่งอาจเรียกได้ว่า 1,4 นาโนเมตรหรือ 14 อังสตรอม
2nm ของ TSMC ใช้ทรานซิสเตอร์เกทเกทฟิลด์เอฟเฟกต์ (GAAFET) แต่จะใช้การพิมพ์หินอัลตราไวโอเลตสุดขั้ว (EUV) ที่มีอยู่ด้วยรูรับแสงที่เป็นตัวเลข 0,33 (0,33 NA) จากรายละเอียดของ 2nm ของ TSMC ที่เราทราบในวันนี้ เป็นไปได้ว่าตัวต่อจากนี้จะเก็บทรานซิสเตอร์ GAA ไว้ แต่คงต้องรอดูกันต่อไปว่าจะเปลี่ยนไปใช้เครื่องมือ EUV ที่มีรูรับแสงเป็นตัวเลข 0,55 หรือไม่
คุณสามารถช่วยยูเครนต่อสู้กับผู้รุกรานรัสเซีย วิธีที่ดีที่สุดคือบริจาคเงินให้กับกองทัพยูเครนผ่าน เซฟไลฟ์ หรือทางเพจอย่างเป็นทางการ NBU.
อ่าน:
เขียนความเห็น